PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-033393

(43)Date of publication of application: 13.02.1987

(51)Int.Cl.

G11C 11/40

(01) A 1' - ' 1 (0.454.050 (71) A 1' - NICCAN MOTOR COLUMN

(21)Application number: **60-171853** (71)Applicant: **NISSAN MOTOR CO LTD**


(22)Date of filing: **06.08.1985** (72)Inventor: **IKEDA HIROSHI**

(54) SEMICONDUCTOR NON-VOLATILE MEMORY DEVICE

(57) Abstract:

PURPOSE: To constitute a non-volatile memory part without using many capacitors by connecting a drain and a gate to the other gate and the other drain in two terminals and connecting respective drains of a pair of MOS transistors having floating gates in a gate insulating film to commonly connect a source.

CONSTITUTION: A non-volatile memory part 20 consists of a pair of MOS transistors 21, 22 in which one gate is connected to the other drain respectively and a thin film floating gate for holding an electric charge in a gate insulating film is provided. The drains of the pair of MOS transistors 21, 22 are connected to writing and reading lines of a memory cell 10 for RAM through high voltage- proof connecting MOS transistors 23, 24. The MOS transistors 21, 22 are high potential proof so as to endure high potential, respectively. Thereby, the constitution of the circuit can be simplified without requiring many capacitors.



(B) 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-33393

⑤Int.Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)2月13日

G 11 C 11/40

101

7230-5B

審査請求 未請求 発明の数 1 (全3頁)

匈発明の名称 半導体不揮発性メモリ装置

②特 願 昭60-171853

29出 願昭60(1985)8月6日

⑫発 明 者 池 田

博 横浜市神奈川区宝町2番地 日産自動車株式会社内

①出 願 人 日産自動車株式会社 横浜市神奈川区宝町2番地

⑭代 理 人 弁理士 三好 保男 外1名

明 相 害

1. 発明の名称

半導体不揮発性メモリ装置

2. 特許請求の範囲

高電圧レベルと低電圧レベルをそれぞれ2個の端子にラッチするスタティック形RAM用メイインはいた対し、前記2個の端子に、一方のドレインとをかったがでれた他方のゲートとドレインに接続され、ゲートを接続中に電荷を保持する為のフロティングゲートを接続しての3個のMOSトランジスタのソースを共通に接続して成る半導体不揮発性メモリ装置。

3. 発明の詳細な説明

〔発明の技術分野〕

この発明は、不揮発性メモリ部を備えた半導体RAMメモリ装置に関する。

(発明の技術的背景及びその問題点)

従来の不揮発性メモリ部を備えた半導体RAM メモリ装置としては、特開昭55-101192 号公報に記載のものがある。この従来の半導体不 理発性メモリ装置は、パイステーブルフリック形 R ロップ(F・F・)回路によるスタティック形 R A M 用 メモリセルに対し、読み出し、書き込み用 パストランジスタと 茂つかのキャパシタを源りません。そして、電源トリンシスタと 放ったまり パス A M 所揮 時には キャパシタの容量分によりパス A M 所揮 スリセルの内容を不揮発性メモリ部に書きよりの子 に電源 O N 時にはこの不揮発性メモリ部を送ります。 で電源 O N 時にはこの不揮発性メモリがある。 がる。

ところが、このような従来の半導体不揮発性メモリ装置の場合、多数のキャパシタの容量分割によりてもりではない。 といってはない。とによりメモリ部に書き込みを行ない。ノードに接続される容量の大小関係でで源ON時の読み出しを行なうので、各種キャパシタを設計するのが複雑であり、またスタティック形RAM用メモリセルの設計も容量のアンパランスを考慮に入れるためにむずかしいものとなり、 さらに多数のキャパシタを含むためにメモリセル の面積の節減が図りにくい問題があった。

(発明の目的)

この発明は、、スタティック形RAM用がよりがないので、スタティック形RAM用トトクがのからないのでは、カのドレイの神で方のドレガの神でない。 では、カートングの神でない。 では、カートングがよりでは、カートのからに、カートのからに、カートのからに、カートのからに、カートのからに、カートのからに、カートのからに、カートのからに、カートのは、カー

(発明の構成)

この発明は、高電圧レベルと低電圧レベルをそれぞれ2個の端子にラッチするスタティック形R AM用メモリセルに対し、前記2個の端子に、一 方のドレインとゲートがそれぞれ他方のゲートと

れ、ゲート絶縁膜中に電荷を保持する為の神膜フローティングゲートを有する一対のMOSトランジスタ21,22により構成されており、該一対のMOSトランジスタ21,22のドレインタ23、々高耐圧性の接続用MOSトトランジスタ23、 こ4を介してRAM用メモリセル10の書き込み、 読み出しラインに接続されている。ここでMOSトランジスタ21,22はそれぞれ高電位に耐え られるよう高耐圧化されている。

又、前記RAM用メモリセル10は電源線31 に接続され、不揮発性メモリ部20の接続用MO Sトランジスタ23,24のゲートはコントロール線32に接続され、薄膜フローティングゲート 形MOSトランジスタ21,22のソースは共にコントロール線33に接続されている。

上記構成の半導体不揮発性メモリ装置の動作を 次に説明する。

第2図に示すように、電源線31に通常電圧Vccが印加されているON状態では、コントロール 額32の電位をOVとすることにより、不揮発性 ドレインに接続され、ゲート絶縁膜中に電荷を保持する為のフローティングゲートを有する一対のMOSトランジスタの各ドレインを接続し、この2個のMOSトランジスタのソースを共通に接続して成る半導体不罹発性メモリ装置である。

(発明の実施例)

以下、この発明の実施例を図に基づいて詳説する。第1図に示すようにスタティック形RAM用メモリセル10は、高耐圧化されたパイステーブリーション形MOSトランジスタ11,12、一対のエンハンスメたこのRAM用パンションがある。書き、16がピットは日上に接続されている。

不揮発性メモリ部20は、一方のゲートが他方のドレインにそれぞれ接続(クロスカップル)さ

メモリ部20はスタティック形RAM用メモリセル10から切離され、メモリセル10は通常のパイステーブルF、F、回路として動作を続ける。

電源 O F F 時には不揮発性メモリ部 2 0 に書き込みが行なわれる。それには、まず電源線 3 1 とコントロール線 3 2 の電位を所定時間 T 高電位 V pp (18~25 V), 又コントロール線 3 3 の電位をフローティング状態とすることにより、スタティック形RAMMメモリセル 1 0 の記憶データに従ってノード N 1 (N 1 1), N 2 (N 2 1) 電位が決定される。すなわち、通常RAM動作において、例えば N 1 が V cc、N 2 が 0 V の場合、N 1 1 は V pp、N 2 1 は 0 V となる。この結果、M 0 S トランジスタ 2 1 の 万一トに 0 V、ドレインに V ppが加わり、電子がそのフローティングゲートより薄膜を通じてドレインに流され、このMOSトランジスタ 2 1 の 関値電圧 V T H が下がる。

他方、MOSトランジスタ22については、そのゲートにVpp、ドレインにOVが加わり、電子がフローティングゲートに注入され、閾値電位V

тнが上がる。

このようにして、RAM用メモリセル10の記憶内容は不揮発性メモリ部20にMOSトランジスタ21、22の閾値電圧の差として書き込まれる。

次にRAM用メモリセル10の電源が回復した場合は、電源線31、コントロール線32,33の電位をVcc(コントロール線32は所定時間後 OVとなる)とすることにより、関値電圧VTHが高くなったMOSトランジスタ21はOFF、VTHが低いMOSトランジスタ21はOFF、り、ノードN1をVcc、ノードN2をOVにしてものデータをRAM用メモリセル10に回復させることができる。

したがって、この不揮発性メモリ装置では、電源ON時にはRAM用メモリセル10がスタティックにRAM動作を行ない、電源OFFには不揮発性メモリ部20がRAM用メモリセル10の記憶内容を書き込み、不揮発性メモリとして保持しておくことができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例の回路図、第2図は上記回路の動作を示す電圧波形図である。

10…スタティック形RAM用メモリセル

11,12…ディブリーション形MOSトランジスタ

13,14…エンハンスメント形MOSトラン ジスタ

15,16…高耐圧パストランジスタ

20…不揮発性メモリ部

21,22… 神膜フローティングゲートを有するMOSトランジスタ

23,24…高耐圧パストランジスタ

3 1 … 電源線

32.33…コントロール線

特許出願人 日產自動車株式会社 代理人 弁理士 三 好 保 男 以上脚理 等院式 尚、この発明の実施例に使用する素子のチャンネルを変更することは勿論、この発明の技術的範囲に含まれる。またスタティック形RAM用メモリセル10は、抵抗素子とエンハンスメント形MOSトランジスタから成る通常のF.F.回路によって構成することも可能であり、限定されない。(発明の効果)

